Comprendre le Back Powering

Temps de lecture : 5 minutes

Les tests fonctionnels sont essentiels, mais ils peuvent être trompeurs. La rétroalimentation se produit lorsqu’un banc d’un appareil (comme un CPLD) n’est pas correctement alimenté et tire de l’énergie via des lignes de signal à partir d’appareils connectés et alimentés. Cela peut masquer les défauts matériels et risquer d’entraîner des dommages à long terme.

Découvrez dans cet article, pourquoi les tests fonctionnels peuvent réussir malgré les défauts matériels.

Au sommaire :
Qu'est-ce que le Back Powering ?
Comment pouvons-nous le détecter ?

La Back Powering ou rétroalimentation se produit lorsqu'un composant, tel qu'un FPGA, est alimenté par les mauvaises broches, c'est-à-dire par les lignes de signal plutôt que par les réseaux d'alimentation. Ce phénomène se produit généralement lorsqu'un composant de contrôle, comme une banque de FPGA, n'est pas correctement alimenté en raison de défauts dans les réseaux d'alimentation, tels que des soudures fissurées ou des vias endommagés. Les composants auxiliaires connectés, tels que les PHY ou les CPLD, peuvent rester pleinement alimentés et donc capables d'alimenter les lignes d'E/S partagées en tension. Cette tension peut alors circuler à travers les diodes de protection ESD internes du composant non alimenté, permettant ainsi au courant d'atteindre ses rails d'alimentation et d'assurer une fonctionnalité partielle.

Bien que cela ne cause pas de problèmes immédiats, car l'appareil semble fonctionner normalement, une alimentation inversée peut endommager les composants concernés à long terme. Elle peut entraîner une surcharge ou une détérioration des diodes de protection ESD, ainsi que des dommages potentiels aux circuits internes des broches, car ceux-ci ne sont pas conçus pour supporter la pleine charge de courant de l'appareil. Plus important encore, du point de vue des tests et de l'assurance qualité, elle peut masquer des problèmes graves, permettant à des cartes défectueuses de passer les phases finales de test et d'arriver sur le marché avec des problèmes de fiabilité cachés.

Même si le dispositif semble fonctionner, la fuite d'énergie peut n'augmenter les rails de tension internes que suffisamment pour que la logique fonctionne anormalement ou sporadiquement. Cela peut générer des résultats trompeurs, rendant la véritable cause des problèmes difficile à détecter : le FPGA peut sembler fonctionner normalement lors de tests ciblés, mais la carte dans son ensemble peut échouer aux tests fonctionnels.

Des vias fissurés ou corrodés peuvent contribuer à l'apparition de retours d'alimentation. Bien que les circuits imprimés soient souvent soumis à des tests électriques après fabrication, des problèmes peuvent survenir ultérieurement en raison de contraintes mécaniques, de cycles thermiques ou de la corrosion au fil du temps. Bien que ces défaillances ne se manifestent pas immédiatement, elles peuvent entraîner des défauts intermittents ou des perturbations subtiles de l'alimentation électrique, compromettant ainsi la fiabilité à long terme. Des techniques d'imagerie détaillées comme la radiographie ou la tomodensitométrie sont souvent nécessaires pour confirmer ces types de défauts, d'où l'importance de cibler au préalable les zones d'intérêt.

Bien que les tests fonctionnels soient importants, ils peuvent passer à côté de problèmes tels que la rétroalimentation. Le système de test XJTAG constitue une solution potentielle : la suite de tests PCBA effectue des tests approfondis pour identifier un large éventail de problèmes. Un élément clé de cet ensemble d'outils est le test de connexion, qui utilise l'interface Boundary Scan JTAG pour appliquer des séquences de test contrôlées à chaque réseau accessible de la carte, observant ainsi leur comportement afin d'identifier les problèmes de fabrication. En cas de rétroalimentation ( Back Powering ), le test de connexion peut détecter des erreurs « bloquées » sur plusieurs broches d'une même banque d'E/S, indiquant un dysfonctionnement de la banque. Cela permet d'identifier et de limiter les défauts à une zone spécifique de la carte.

À partir de là, XJAnalyser , un autre outil de la suite XJTAG, qui permet de visualiser et de contrôler manuellement l'état de chaque broche JTAG, peut analyser le problème plus en détail. Des signaux spécifiques peuvent être analysés en temps réel et les broches peuvent être pilotées manuellement pour observer le comportement du dispositif.
Dans notre exemple avec les lignes d'alimentation défectueuses du FPGA, XJAnalyser peut être utilisé pour indiquer à une LED connectée au banc FPGA problématique de s'allumer. Lorsque la PHY associée est maintenue en mode réinitialisation et qu'un autre composant JTAG (par exemple, un CPLD) est hors tension, les utilisateurs peuvent observer que la LED ne clignote pas en réponse. Cependant, une fois le CPLD alimenté, la LED commence à clignoter, indiquant que le FPGA a recommencé à fonctionner normalement. Il s'agit d'une preuve évidente de retour d'alimentation.

La rétroalimentation ( Back Powering ) est un exemple de problème potentiel sur les circuits imprimés, qui peut passer inaperçu lors des tests fonctionnels standard. L'intégration d'outils comme XJTAG à votre processus de test peut vous permettre d'obtenir une meilleure compréhension du comportement de vos cartes et d'identifier ces problèmes dès le début du processus de fabrication. Identifier ces problèmes tôt permet de gagner du temps et de l'argent, d'améliorer la fiabilité des performances et de réduire les risques de pannes sur le terrain.

Si vous souhaitez en savoir plus sur l'utilisation de XJTAG sur votre ligne de production et peut-être organiser un essai gratuit , veuillez nous contacter.