

Qu'est-ce que le JTAG ?...

Et comment en tirer parti
dès la conception Hardware ?




Introduction

La technologie JTAG est aujourd'hui bien connue des ingénieurs car les processeurs modernes utilisent majoritairement le JTAG pour donner accès à leurs fonctions intégrées de débogage, et tous les FPGA et CPLD l'utilisent pour leur programmation.

Cependant, technologie bien établie et, en outre, norme industrielle, JTAG a beaucoup plus à offrir, au-delà du débogage du code sur un processeur. Il peut en effet être utilisé pour 3 choses : le test des cartes électroniques, la mise au point du logiciel sur la carte et la programmation In-Situ.

Par ailleurs JTAG peut être utilisé à tous les stades du cycle de vie d'un produit électronique – de la conception jusqu'au maintien en conditions opérationnelles, en passant par la production – et de nombreux bénéfices peuvent être retirés par la mise en œuvre de cette technologie. Mais l'un des aspects les moins connus de son utilisation réside dans la mise au point et le test d'une carte électronique elle-même, dès le stade de la conception, avant que le moindre firmware ait été installé sur cette carte. C'est à cet usage que nous allons nous intéresser dans ce document.

Contexte



La technologie JTAG a été développée en réponse aux difficultés rencontrées dans les bancs de test utilisant l'approche traditionnelle du « lit à clous ». Sur les dernières générations de cartes électroniques, il est de plus en plus difficile de placer les points de test, les joints de soudure étant de plus en plus rapprochés, de plus en plus petits, de plus en plus inaccessibles... L'emploi des nouveaux boîtiers tels que BGA et Chip Scale Packaging (dont les contacts sont placés dessous le composant) a limité, voire éliminé, l'accès physique aux broches¹.

Le test in-situ trouve alors vite ses limites et peut être complété par des tests optiques et à rayons X, mais qui génèrent d'autres contraintes et limites. JTAG fournit une méthode simple et performante pour accéder aux valeurs qui seraient sur ces broches, et permet ainsi de contrôler et d'interagir avec la carte électronique d'une manière que les autres outils ne proposent pas.

Dans ce document, nous allons revenir sur le fonctionnement général du JTAG, ses avantages et usages, et notamment donc, sur l'intérêt de son utilisation dès les phases de conception d'une carte électronique. Les informations technologiques incluses dans ce document sont globales, par contre les exemples et modes d'utilisation s'appuient sur les spécificités des produits XJTAG.

¹ Le mot broche sera utilisé pour décrire à la fois les connexions des QFP et les billes de soudure de BGA.

Qu'est-ce que le JTAG ?

Plusieurs noms sont couramment utilisés pour cette technologie, JTAG (qui signifie Joint Test Action Group), Boundary Scan, IEEE 1149.1 ; tous correspondent à la même définition.

L'interface JTAG se connecte sur chaque circuit intégré par quatre broches (voir figure 1) :




Figure 1 : Composants connectés pour former une chaîne JTAG

- TDI pour l'entrée des données vers la puce
- TDO pour la sortie des données de la puce
- TMS pour contrôler ce qui doit être fait avec les données
- TCK, un signal d'horloge pour synchroniser le processus

Ces quatre signaux, communément connus sous le nom de TAP (Test Access Port), font partie du standard IEEE 1149.1, conçu à l'origine pour faciliter et automatiser le test des cartes électroniques sans avoir besoin de l'accès physique requis pour le test à lit de clous. En fournissant un mécanisme pour contrôler et surveiller tous les signaux activés sur un composant à partir d'un contrôleur TAP à quatre broches, le JTAG réduit considérablement l'accès physique nécessaire pour tester une carte.

Le TAP permet d'interagir avec de nouveaux registres spécifiques ajoutés dans les composants afin de mettre en œuvre cette méthode de test.

Le principal registre ajouté spécifiquement pour le test JTAG s'appelle le Registre Boundary Scan (BSR).

Comme son nom l'indique, les bits (ou cellules) individuels de ce registre sont implantés à la périphérie (Boundary) du composant, entre son noyau fonctionnel et les broches par lesquelles il est connecté à une carte. C'est pourquoi, très souvent, le test JTAG est aussi appelé « Boundary Scan ».

Très vite, les fabricants de processeurs ont compris les avantages d'utiliser le TAP pour accéder à ces registres, offrant de nouvelles fonctionnalités intéressantes pour le débogage et la programmation. Et c'est ainsi que le JTAG est devenu une méthode simple et peu coûteuse de mise au point des programmes sur les systèmes électroniques, supplantant souvent dans la communauté technique les aspects test à l'origine de la technologie.

Comment utiliser le JTAG pour tester une carte ?

La figure 2 montre qu'en plaçant des « cellules JTAG » entre la broche et la logique interne de la puce, configurées comme registre à décalage, le système JTAG peut définir et récupérer les valeurs des broches sans accès physique direct.




Figure 2 : Composant JTAG

Les cellules JTAG peuvent fonctionner en deux modes. Dans le mode « fonctionnel », ces cellules n'ont aucun effet sur le fonctionnement du composant, et les cellules sont placées dans ce mode lorsque la carte fonctionne « normalement ». Dans le mode « test » au contraire, les cellules isolent le noyau fonctionnel du composant des broches externes. En mettant les cellules JTAG en mode test, celles-ci peuvent être utilisées pour contrôler les valeurs envoyées par un composant compatible JTAG sur un net, ou pour surveiller l'état de ce net.

La possibilité d'isoler le contrôle des broches de la fonctionnalité du composant JTAG rend le test JTAG beaucoup plus simple à mettre en œuvre que le test fonctionnel traditionnel, car le composant ne doit pas être configuré ou démarré pour pouvoir activer ces broches, et aucun programme n'est nécessaire.

Il existe deux façons principales pour utiliser cette fonctionnalité du JTAG pour tester une carte électronique. La première, le test de connexion (voir le paragraphe suivant) fournit une bonne couverture de test, en particulier pour la détection des courts-circuits. Elle est basée uniquement sur les fonctionnalités du composant JTAG, les connexions et les nets de la carte, et, avec certains outils comme ceux de XJTAG, (Cf. § références) également sur le fonctionnement des composants logiques de la carte (p.ex. portes logiques, buffers).

La deuxième façon étend cette couverture en utilisant les composants JTAG sur une carte pour communiquer avec des composants non-JTAG, tels que les RAM DDR ou la mémoire flash.




Figure 3 : Tests de composants non-JTAG

Le test de connexion avancé

Un test de connexion JTAG vérifie que les connexions autour des composants JTAG sont telles qu'elles ont été spécifiées lors de la conception. Lorsque deux broches avec contrôle JTAG doivent être connectées, le test s'assurera que l'une des broches puisse être contrôlée par l'autre. Par contre, si les broches avec contrôle JTAG ne doivent pas être connectées, elles sont testées pour détecter des défauts potentiels de court-circuit en pilotant une broche et en vérifiant que ces valeurs forcées ne sont pas lues sur les autres. Les résistances de rappel (pull-up/down) manquantes et les défauts de « collage » peuvent également être identifiés.

Le test de connexion avancé d'XJTAG vérifie également d'autres problèmes tels que les défauts de court-circuit au-delà des résistances en série, ainsi que les défaillances qui affectent des composants logiques dont le comportement peut être décrit dans une table de vérité.

Des exemples de ces défauts sont présentés à la figure 4.

Des outils boundary-scan professionnels tels que XJTAG (Cf. § références) peuvent automatiser la génération des tests complets pour mettre en œuvre les tests de connexion, généralement avec un minimum d'intervention manuelle.

Le test de connexion est un outil indispensable pendant la validation de la fabrication, et il ne se base que sur la liste d'interconnexions (netlist) de la carte et sur les informations sur les composants compatibles JTAG.

Chaque carte électronique produite peut être vérifiée pour tout défaut lié à des erreurs de fabrication, telles que des soudures avec courts-circuits entre les broches.

Dans le cas d'un BGA où il y a peu de possibilité d'inspecter visuellement les billes de soudure, la valeur complète d'un test de connexion entièrement fonctionnel peut être réalisée.




Figure 4 : Tests de connexion JTAG

Tester sa carte électronique

Lorsqu'un concepteur reçoit une carte électronique à mettre au point, il ne dispose que de peu de moyens pour la valider, sinon les outils de tests hardware traditionnels (oscilloscope, analyseur logique...). Il peut aussi charger des programmes de test (à condition qu'ils soient disponibles), mais si la carte ne démarre pas, ou que certaines fonctions ne se déroulent pas comme prévu, la recherche de défauts peut être fastidieuse. Lorsque l'on est encore au stade prototype du matériel et du logiciel, il est toujours difficile de déterminer de quel côté se trouve la source des dysfonctionnements. Alors que les autres techniques de test sont inadaptées et généralement trop coûteuses pour la phase de conception, le JTAG est au contraire parfaitement adapté.

XJTAG a pour cela développé un module logiciel qui s'interface avec son contrôleur JTAG universel, pour permettre aux développeurs de réaliser les tests initiaux, et s'assurer que la carte ne comporte pas de défaut de fabrication.

Ceci se fait sans utilisation de logiciel fonctionnel, et avec un développement minime, voire sans développement, de programmes de test.



Figure 5 : Les outils boundary scan d'XJTAG

Ainsi, lorsque l'on commence à tester les capacités fonctionnelles de la carte en mettant en œuvre le logiciel ou après avoir chargé les composants programmables, le concepteur a déjà validé le hardware lui-même. On évitera ainsi la confusion entre les sources possibles de problèmes, hardware, software, mauvaise programmation de composants... lorsque des défauts fonctionnels sont rencontrés.

Cette approche, en isolant les différentes causes possibles de dysfonctionnements, permettra un gain de temps significatif, donc un amortissement rapide de la solution JTAG. On constate aussi souvent que sur des cartes complexes, la mise en œuvre du JTAG dès les premiers prototypes peut éviter un ou plusieurs cycles de refabrication, les défauts hardware étant localisés plus rapidement. Naturellement, lorsqu'une nouvelle version de la carte arrive sur le bureau du concepteur, les jeux de tests sont immédiatement réutilisables. Comme les modèles de test sont indépendants de la fonctionnalité, le taux de réutilisation de programmes de test est très élevé entre des cartes différentes qui partagent certains composants ou technologies.

La solution de test JTAG permet aussi de tester de façon incrémentale la carte électronique, en validant de façon rigoureuse les différents éléments constitutifs.

Par la suite, toutes les procédures de test qui auront pu être créées automatiquement ou manuellement durant la mise au point de la carte pourront être réutilisées lorsque la carte sera en production, et même lors des opérations de maintenance et de réparation. Et naturellement, lorsqu'une nouvelle version de la carte sera développée, ces procédures seront aussi réutilisées, accélérant le debug initial.

On peut donc considérer que si la mise au point initiale d'une première carte sera un investissement, le ROI sera très rapide et élevé. Dès lors, pour une équipe développant 2 ou 3 cartes nouvelles par an, ou même des variantes de cartes existantes, mettre en œuvre le JTAG pour la mise au point en phase de conception est une option tout à fait pertinente.




Figure 6 : JTAG dans les workflows de conception/prototypage et production des cartes électroniques

Le développement des tests JTAG

Comme la plupart des cartes électroniques modernes contiennent déjà des connecteurs JTAG pour le débogage ou la programmation, il n'y a pas d'exigences supplémentaires de conception matérielle pour utiliser cette technologie. Une sonde de test comme celle de XJTAG, associée au logiciel développé spécifiquement pour permettre aux concepteurs de préparer simplement leurs séquences de test, permet une mise en œuvre et un test rapide de la carte.

Étant donné que le Boundary Scan déconnecte sur les composants JTAG le contrôle des broches de leur fonctionnalité réelle, le même modèle peut être utilisé pour tester un composant donné, quel que soit le composant JTAG qui le contrôle.

Où puis-je obtenir des informations sur le support JTAG pour mes composants ?

Pour exécuter des tests basés sur le Boundary Scan, il est nécessaire d'avoir des informations sur la mise en œuvre du JTAG sur les composants compatibles de la carte. Ces informations sont contenues dans les fichiers BSDL (Boundary Scan Description Language) du composant. Le fabricant du composant doit mettre à disposition les fichiers BSDL pour assurer qu'un composant est conforme à la norme IEEE 1149.1.

Au-delà, et pour faciliter la création des tests pour une carte, XJTAG a développé la bibliothèque XJEase comme mentionnée ci-dessous, qui intègre les tests utilisables immédiatement dans un projet et prêts à être exécutés, pour des milliers de composants courants.

- Netlist, schématique, BoM proviennent des outils de conception
- Les fichiers BSDL décrivent le comportement des composants JTAG et proviennent des fabricants de composants.
- L'accès à la bibliothèque de modèles de composants fournie par XJTAG implique que vous n'avez pas besoin d'écrire des routines I2C etc... le travail est déjà fait - des milliers de pièces peuvent être supportées




Figure 7 : Les données d'entrée pour mettre en place un test XJTAG d'une carte électronique

Qu'en est-il des composants non-compatibles JTAG ?

Alors que les principaux composants, tels que les processeurs et les FPGAs, sont normalement compatibles JTAG, il y a beaucoup d'autres composants sur une carte électronique qui ne le sont pas. Les DDR, SDRAM, SRAM, mémoires flash, contrôleurs Ethernet, les capteurs de température SPI et I2C, les horloges en temps réel, et les convertisseurs A/N et N/A ne sont que quelques exemples de ces composants. Ces sections non-compatibles JTAG d'une carte peuvent également être testées. Ce processus est réalisé en utilisant les nets reliant des composants de la chaîne JTAG, pour accéder aux composants non-compatibles JTAG du circuit.

Afin d'étendre la couverture aux circuits ouverts, il est nécessaire de communiquer avec le composant périphérique non-JTAG à partir du composant JTAG. Si la communication entre les deux peut être vérifiée, il n'y a pas de circuit ouvert. Ce type de test peut être très simple (p. ex. allumer une LED et demander à un opérateur de confirmer si elle a été activée) ou plus complexe (p.ex. écrire des données dans la mémoire d'une RAM et les relire).

Pour simplifier la tâche des concepteurs, XJTAG (*Cf. § références*) fournit une bibliothèque de composants standards non-JTAG, qui permet d'obtenir immédiatement un ensemble de tests prêts à être exécutés sur une carte sans aucun développement de programme de test. La bibliothèque XJTAG, installée par défaut avec le logiciel de test, contient des modèles pour tous les types de composants non-JTAG, depuis des résistances et des buffers simples jusqu'à des mémoires complexes tels que des DDR3.

Conception en vue du test

JTAG est un outil rentable pour toute la durée de vie d'une carte électronique, en aidant aussi bien les concepteurs, les ingénieurs de test de production que les ingénieurs de test sur le terrain.

Cependant, son niveau d'utilité est déterminé par le degré de couverture atteint par une suite de tests JTAG, qui dépend en partie des caractéristiques intrinsèques d'un circuit, et en partie du soin apporté par le concepteur pendant la conception.

XJTAG met à disposition des développeurs un ensemble complet de [Recommandations de Conception en Vue du Test](#) (DFT ou Design For Test) sur son site (*Cf. § références*). Il faut en particulier veiller à ce que tous les composants compatibles JTAG soient correctement connectés et qu'un port d'accès de test (TAP) approprié soit inclus dans la conception du circuit.

La chaîne proposée par XJTAG intègre des fonctions au-delà de l'analyse boundary-scan habituelle (voir le paragraphe suivant), dans le but d'incorporer des considérations de vérification lors de la conception du circuit.

Qualifier la testabilité et étendre la couverture de test

Une réaction commune des concepteurs est de considérer qu'ils ont une faible proportion de composants JTAG sur leur carte, ce qui dans leur idée va limiter l'intérêt du test JTAG. Mais comme indiqué précédemment, un composant JTAG, pour peu que le design de la carte le permette, peut accéder à de nombreux autres composants et atteindre une couverture de test très importante. Pour aider les développeurs à obtenir les meilleurs résultats, XJTAG propose une famille d'Assistants DFT (Design For Test), des modules optionnels compatibles avec les principaux outils de CAO électronique du marché tels que Altium, Cadence, Mentor Graphics et Zuken. Et de plus, ces outils sont fournis gratuitement par XJTAG !




Figure 8 : Assistants DFT XJTAG

L'Assistant DFT XJTAG permet de détecter et de corriger les erreurs JTAG sur les cartes électroniques dès le stade de la conception, c'est-à-dire avant l'entrée en production. Il aide à valider la mise en œuvre correcte des chaînes boundary-scan, ainsi que la conformité aux pratiques exemplaires de conception en vue du test. De plus, la conformité à la norme JTAG peut également fournir d'autres avantages, notamment le débogage de prototypes et la programmation plus rapide de périphériques, ainsi que des tests de fabrication plus rapides et plus rentables. Ce plug-in gratuit comprend notamment 2 modules clés :

- **XJTAG Chain Checker** identifie les erreurs courantes dans une chaîne d'analyse JTAG, tels que les ports d'accès de test (TAP) mal raccordés et connectés, et en informe le développeur. Dans le cas contraire, la moindre erreur de branchement empêchera le bon fonctionnement de l'intégralité de la chaîne d'analyse. Après une configuration simple et rapide, XJTAG Chain Checker analyse la netlist et trouve une chaîne d'analyse JTAG routable. Il offre également une fonction DFT unique, en vérifiant que les signaux TAP sont correctement terminés.
- **XJTAG Access Viewer** « superpose » le périmètre de test boundary scan sur le schéma, ce qui permet à l'utilisateur de savoir instantanément quels composants sont accessibles à l'aide de l'outil boundary scan et où la couverture de tests peut être étendue.

Une autre utilisation de JTAG : la programmation in-situ

De nombreux composants programmables modernes, tels que les FPGA et CPLD, sont conçus non seulement pour être compatibles JTAG facilitant ainsi les tests déjà décrits dans cet article, mais aussi avec des fonctionnalités JTAG supplémentaires pour leur permettre d'être programmés après avoir été implémentés sur un circuit imprimé.

D'autres composants, tels que certaines mémoires flash, peuvent être programmées indirectement à travers leur connexion à des composants qui peuvent être contrôlés directement par la chaîne JTAG. Ainsi, puisqu'on dispose déjà du contrôleur JTAG et du logiciel, il est possible de programmer simplement la carte.

La possibilité d'utiliser des composants JTAG pour la programmation in-situ élimine le besoin d'utiliser des programmeurs dédiés peu efficaces sur la ligne de production. En plus, il est alors facile de faire les mises à jour des logiciels ou des données contenues dans le composant, pendant la mise au point en phase prototypage par exemple, ou en phase production pour des mises à niveau de l'équipement.

Conclusion

La plupart des cartes électroniques ont du JTAG, parce qu'il est intégré aux processeurs, aux FPGAs et aux CPLD. Donc, JTAG est déjà disponible, sans effort ni coût supplémentaire pour pouvoir être mis en œuvre pour le test ou la programmation. Comme on l'a vu, cette utilisation de JTAG le plus en amont possible va accélérer la mise au point de la carte, limiter les itérations de design et mieux faire du premier coup, faciliter ensuite le test du firmware et du logiciel applicatif, d'où un gain de temps et d'argent qui se traduira par un retour sur investissement significatif.

Par ailleurs, l'indépendance fonctionnelle du JTAG fait que le niveau de réutilisation des programmes de test d'une carte à l'autre est très élevé, ce qui réduit drastiquement les temps de test et les coûts au fur et à mesure de l'utilisation de nouvelles cartes.

S'ajouteront à ce gain immédiat, un ROI complémentaire permis par les techniques de DFT dont nous avons parlé (qui ont un sens réel dans le cadre de la mise en œuvre du test en conception), et la possibilité de réutiliser en production puis en maintenance tous les tests développés lors de la conception.

Références externes :

- Outils pour le test de cartes électroniques :
<https://www.isit.fr/fr/produits/notre-offre/production-et-test-1/test-jtag-boundary-scan.php>
- Test de mémoire DDR4 avec JTAG : <https://www.xjtag.com/about-jtag/testing-non-jtag-devices/ddr4/>
- Recommandations pour la conception en vue du test :
https://www.xjtag.com/wp-content/uploads/xjtag-ebook_design-for-testability-dft-guidelines-fr.pdf
- Technologies Boundary Scan pour le développement de tests pour les cartes électroniques :
<https://www.isit.fr/fr/page/pourquoi-utiliser-la-technologie-boundary-scan-jtag-pour-le-developpement-de-tests-de-vos-cartes-electroniques.php>



A propos de XJTAG :

XJTAG est l'un des principaux fournisseurs mondiaux d'outils boundary scan conformes à la norme IEEE 1149.x. Il développe des produits innovants et offre une assistance technique de grande qualité. Son siège social est situé à Cambridge au Royaume-Uni. L'entreprise collabore étroitement avec plus de 50 distributeurs et partenaires technologiques expérimentés du monde entier. XJTAG propose une gamme de solutions de test boundary scan pour les clients de nombreux secteurs, notamment aérospatial, militaire, médical, fabrication, mise en réseau et télécommunications. Pour plus d'informations sur la société XJTAG, ses produits et ses services, consultez le site www.xjtag.com.



A propos, d'ISIT : Au cœur du Temps Réel Embarqué

I.S.I.T, implanté à Toulouse, à quelques minutes de l'aéroport international et des principaux sites d'Airbus, est un distributeur à valeur ajoutée, spécialisé dans la commercialisation d'outils matériels et logiciels, utilisés dans les bureaux d'études et sur les sites de production, et destinés aux systèmes temps réel embarqués.

ISIT représente en France des marques prestigieuses, leaders sur leur marché, et offre un catalogue de produits, important et varié, permettant de bâtir des solutions performantes, répondant précisément aux besoins des industriels. Autour de sa gamme produits, ISIT propose des prestations d'accompagnement, allant de l'expertise sur les technologies et les produits, au développement d'applications, en passant par la formation, les tests et la validation.

Depuis plusieurs années, ISIT a développé une forte compétence dans la sécurité et les contraintes de certification, positionnant l'entreprise au cœur des enjeux de nombreux domaines, avec une véritable valeur ajoutée pour ses clients. Pour plus d'informations sur la société ISIT, ses produits et ses services, consultez le site www.isit.fr.

Pour plus d'informations : contact@isit.fr

Pour aller plus : inscrivez-vous au webinar GRATUIT

Profitez d'une évaluation gratuite d'XJTAG